AndAudio.com

發表於 : **週二 10月 12, 2004 8:01 pm**

「双差动」与「全推挽」

二十年前我为「音响技术」杂志规划「AT-3教练机」时，
便想说明「全推挽」输入架构的好处，
只是光靠文字描述，总觉得词不达意！
如今有了SPICE这种工具，
把两种电路加以仿真比较，
更能显示出其中的差异。

下面是「双快枪」的差动放大级部分的电路及用PSPICE仿真的结果，

从仿真结果可看出输入讯号只要超出大约+/-1V的范围时，
输出便会过荷。
也就是说差动放大电路只能在A类范围内工作，
超过A类工作范围便过荷了，
因此差动放大电路的「输入动态范围」较小。

「全推挽」输入电路与PSPICE仿真的结果如下，

从模拟结果可看出「全推挽」输入电路在超出A类工作范围时，
可以变成AB类的工作方式，
因此就算有一边截止，还是有另一边在工作着。
相形之下，
「全推挽」输入电路的「输入动态范围」也就比差动放大电路大多了。

「双差动」输入电路如果像下面这样修改，
情况便大不相同！

这个电路虽然只是在上下两个差动电路中间加个电容而已，
但就因为这个电容打破了差动放大电路只能在A类范围内工作的限制，
让「双差动」输入电路也可以像「全推挽」输入电路一样，
以AB类的方式工作！

JFET钻石差动电路

如果把「双快枪」的差动放大电路改用JFET取代，
形成JFET「双差动」输入电路如下：

PSPICE模拟结果如下：

从仿真结果可看出差动放大电路的电压增益变小了，
但输入讯号大到+/-2.5V的范围以上才发生输出过荷，
也就是说差动放大电路的「输入动态范围」变大了。

由于JFET工作时的G-S接面为逆偏，
不像BJT工作时的B-E接面是顺偏，
所以JFET「双差动」输入电路可以修改如下：

PSPICE模拟结果如下：

为了维持相同的偏流，
所以把JFET的源极电阻阻值加大，
导致差动放大电路的电压增益更小了，
但差动放大电路的「输入动态范围」也更大了。

特别值得注意的一点是，
这个差动放大电路不再是只能在A类范围内工作，
也能像「全推挽」输入电路一样以AB类的方式工作！
这种电路有人把它命名为「钻石差动电路」。

如果要加大差动放大电路的电压增益，
又要维持相同的偏流，
可以采用下面的方式：

PSPICE模拟结果如下：

电路中那个电容如果不加上去，
这个电路由A类范围进入AB类时，
电压增益会突然变得很小，
造成失真增加。

發表於 : **週三 10月 13, 2004 10:10 am**

在Yamaha B-6後級上見過相同設計。
此電容需'無極性'或兩個極性相反串聯。因為兩端電壓會反轉。

發表於 : **週三 10月 13, 2004 10:57 pm**

天堂近了

電容是4根射極電阻的交流共地

(

某些頻段交流獨立不平坦

)
不過聽起來比較....通透

......高音比較...清脆可口
但
直流更平衡.....如果 :aa:

電阻誤差少.晶體配對誤差少 :aa:

...苦
還有....還有..快說..好戲拖棚

發表於 : **週四 10月 14, 2004 2:34 pm**

如果把「雙快槍」的差動放大電路改用JFET取代，
形成JFET「雙差動」輸入電路如下：

PSPICE模擬結果如下：

從模擬結果可看出差動放大電路的電壓增益變小了，
但輸入訊號大到+/-2.5V的範圍以上才發生輸出過荷，
也就是說差動放大電路的「輸入動態範圍」變大了。

由於JFET工作時的G-S接面為逆偏，
不像BJT工作時的B-E接面是順偏，
所以JFET「雙差動」輸入電路可以修改如下：

PSPICE模擬結果如下：

為了維持相同的偏流，
所以把JFET的源極電阻阻值加大，
導致差動放大電路的電壓增益更小了，
但差動放大電路的「輸入動態範圍」也更大了。

特別直得注意的一點是，
這個差動放大電路不再是只能在A類範圍內工作，
也能像「全推挽」輸入電路一樣以AB類的方式工作！
這種電路有人把它命名為「鑽石差動電路」。

如果要加大差動放大電路的電壓增益，
又要維持相同的偏流，
可以採用下面的方式：

PSPICE模擬結果如下：

電路中那個電容如果不加上去，
這個電路由A類範圍進入AB類時，
電壓增益會突然變得很小，
造成失真增加。

發表於 : **週四 10月 14, 2004 4:18 pm**

skychu 寫:在Yamaha B-6後級上見過相同設計。
此電容需'無極性'或兩個極性相反串聯。因為兩端電壓會反轉。

老了 !

回去翻線路, 才回想起,因兩端電壓很小, 電容是否'無極性', 都可以。
(B-6 就用有極性的47uF電容). :ale:

發表於 : **週四 10月 14, 2004 8:26 pm**

一堆pchome牌xxx包子
看不到圖.....
直接連也no see

無極性電容...也不錯啊
如果
這級出事倒是..可自保

發表於 : **週四 10月 14, 2004 8:47 pm**

uuu 寫:一堆pchome牌xxx包子
看不到圖.....
直接連也no see

無極性電容...也不錯啊
如果
這級出事倒是..可自保

竟然會網路流量太高，
被PChome給列管了！

發表於 : **週五 10月 15, 2004 12:01 am**

「雙差動」與「全推挽」

二十年前我為「音響技術」雜誌規劃「AT-3教練機」時，
便想說明「全推挽」輸入架構的好處，
只是光靠文字描述，總覺得詞不達意！
如今有了SPICE這種工具，
把兩種電路加以模擬比較，
更能顯示出其中的差異。

下面是「雙快槍」的差動放大級部分的電路及用PSPICE模擬的結果，

從模擬結果可看出輸入訊號只要超出大約+/-1V的範圍時，
輸出便會過荷。
也就是說差動放大電路只能在A類範圍內工作，
超過A類工作範圍便過荷了，
因此差動放大電路的「輸入動態範圍」較小。

「全推挽」輸入電路與PSPICE模擬的結果如下，

從模擬結果可看出「全推挽」輸入電路在超出A類工作範圍時，
可以變成AB類的工作方式，
因此就算有一邊截止，還是有另一邊在工作著。
相形之下，
「全推挽」輸入電路的「輸入動態範圍」也就比差動放大電路大多了。

「雙差動」輸入電路如果像下面這樣修改，
情況便大不相同！

這個電路雖然只是在上下兩個差動電路中間加個電容而已，
但就因為這個電容打破了差動放大電路只能在A類範圍內工作的限制，
讓「雙差動」輸入電路也可以像「全推挽」輸入電路一樣，
以AB類的方式工作！

JFET鑽石差動電路

如果把「雙快槍」的差動放大電路改用JFET取代，
形成JFET「雙差動」輸入電路如下：

PSPICE模擬結果如下：

從模擬結果可看出差動放大電路的電壓增益變小了，
但輸入訊號大到+/-2.5V的範圍以上才發生輸出過荷，
也就是說差動放大電路的「輸入動態範圍」變大了。

由於JFET工作時的G-S接面為逆偏，
不像BJT工作時的B-E接面是順偏，
所以JFET「雙差動」輸入電路可以修改如下：

PSPICE模擬結果如下：

為了維持相同的偏流，
所以把JFET的源極電阻阻值加大，
導致差動放大電路的電壓增益更小了，
但差動放大電路的「輸入動態範圍」也更大了。

特別值得注意的一點是，
這個差動放大電路不再是只能在A類範圍內工作，
也能像「全推挽」輸入電路一樣以AB類的方式工作！
這種電路有人把它命名為「鑽石差動電路」。

如果要加大差動放大電路的電壓增益，
又要維持相同的偏流，
可以採用下面的方式：

PSPICE模擬結果如下：

電路中那個電容如果不加上去，
這個電路由A類範圍進入AB類時，
電壓增益會突然變得很小，
造成失真增加。

發表於 : **週一 10月 25, 2004 5:40 pm**

請問wensan前輩
我用orcad的pspice去模擬簡單的FET放大電路都做不出正確(預期的)結果。不知道FET的模擬有何注意事項呢?

我只有模擬出基本的特性曲線而已....很遜...書也買了，網頁也找很久，就是沒有真正實用的資訊。

發表於 : **週一 10月 25, 2004 5:52 pm**

wizardma 寫:請問wensan前輩
我用orcad的pspice去模擬簡單的FET放大電路都做不出正確(預期的)結果。不知道FET的模擬有何注意事項呢?

我只有模擬出基本的特性曲線而已....很遜...書也買了，網頁也找很久，就是沒有真正實用的資訊。

您到底畫了什麼電路？
用了哪些元件庫？
做出什麼結果？
我都不知道啊！

發表於 : **週二 10月 26, 2004 7:10 pm**

真不好意思...
那是幾個月前的事情了...
我會再找個時間重頭來過
到時候再來請教~

發表於 : **週二 10月 26, 2004 7:36 pm**

找書照範例一步一步來建立信心吧:P

發表於 : **週四 10月 28, 2004 4:33 pm**

chienjr 寫:找書照範例一步一步來建立信心吧:P

書有了，但是FET電路並不是很多。

發表於 : **週四 10月 28, 2004 8:23 pm**

wizardma 寫:書有了，但是FET電路並不是很多。

不如您再開個主題把電路貼出來吧。
個人並不覺得(p)spice在模擬FET上會不與BJT有多明顯需要差別待遇的地方。
我覺得多注意模擬後電路的靜態工作點。

發表於 : **週日 7月 17, 2005 9:54 am**

不知大人可有模擬過的 FET 全推挽電路?
目前只看過梁老大有畫過... 只是數值要用 $ 買... 努力中

發表於 : **週日 7月 17, 2005 4:04 pm**

up4 寫:不知大人可有模擬過的 FET 全推挽電路?
目前只看過梁老大有畫過... 只是數值要用 $ 買... 努力中

買個版子沒多少錢吧？ :roll:

給胖子賺還不如給梁老大賺？
要聽FET全推挽可以來找我，Chanson 5服役中。

發表於 : **週一 7月 18, 2005 5:06 pm**

Runner 寫:
up4 寫:不知大人可有模擬過的 FET 全推挽電路?
目前只看過梁老大有畫過... 只是數值要用 $ 買... 努力中

買個版子沒多少錢吧？
給胖子賺還不如給梁老大賺？
要聽FET全推挽可以來找我，Chanson 5服役中。

runner 大, 小弟非不買也~ 而是連買都買不到呀~ 還是您願意幫忙 / 割愛? :ya:

小弟對 FET 推挽輸入很有興趣~~~ 差動輸入滿山滿谷... :ale:

聲音讚我想是肯定的, 光看模擬出來的頻寬就讓人流口水~~~

挖~ Chanson 5, 那我要去找你 "研究" 一下:-D

發表於 : **週五 3月 31, 2006 5:04 am**

Wensen,

I think you statement maybe yes but maybe not.
Please refer to the material as posted by Dr. Leach on his web side about explaining the circuit of low-TIM at
http://users.ece.gatech.edu/~mleach/lowtim/instage.html

Please refer to the book "Analysis and design of analog integrated circuits" (2nd ed.) by Paul and Robert in Section 3.4 ~ 3.6 if you want to know more analusis on differential amplifiers.

The output voltage swing may be adjusted by degenerating resistor (it is 300 ohm in your circuit). It was designed by Dr. Leach as he thought linear amplification for 1V differential voltage is enough to reach low-TIM. If you want wider linear region, it may accomplished by increasing this degenerating resistor values. However, the cost is less differetial gain. I am sorry to reply you in English as my Chinese typing is slow.

發表於 : **週五 3月 31, 2006 4:23 pm**

tedyliu 寫:Wensen,

I think you statement maybe yes but maybe not.
Please refer to the material as posted by Dr. Leach on his web side about explaining the circuit of low-TIM at
http://users.ece.gatech.edu/~mleach/lowtim/instage.html

Please refer to the book "Analysis and design of analog integrated circuits" (2nd ed.) by Paul and Robert in Section 3.4 ~ 3.6 if you want to know more analusis on differential amplifiers.

The output voltage swing may be adjusted by degenerating resistor (it is 300 ohm in your circuit). It was designed by Dr. Leach as he thought linear amplification for 1V differential voltage is enough to reach low-TIM. If you want wider linear region, it may accomplished by increasing this degenerating resistor values. However, the cost is less differetial gain. I am sorry to reply you in English as my Chinese typing is slow.

非常感謝您的指導。

我想只要是了解TIM形成原因者，
一定都了解在輸入級偏流不變的情況下，
要提高輸入級工作的線性範圍以避免TIM失真，
最簡單有效的方法就是增加輸入電晶體的射極電阻阻值，
而且很明顯的，
這種做法付出的代價就是開環路增益的下降。

開環路增益的下降連帶的便會在諧波失真、阻尼因數等方面有所犧牲！
然而，
TIM並不是評量放大器好壞的唯一指標，
畢竟TIM只在輸入訊號高速變化的瞬間才會發生，
諧波失真、阻尼因數所造成的影響卻時時都存在！
所以要不要付出開環路增益下降的代價並不是對或錯的問題，
而是權衡取捨的問題！

本篇文章的主題為：「雙差動」與「全推挽」，
所以討論的重點在於比較「雙差動」與「全推挽」輸入電路的差異，
增加輸入電晶體的射極電阻阻值來提高輸入級工作的線性範圍的這種方法，
不論「雙差動」還是「全推挽」輸入電路都可以應用，
所以增加輸入電晶體的射極電阻阻值並不是本篇的討論重點，
老實說，
本篇的討論重點比較偏向「不要付出開環路增益下降的代價而能對TIM有所改善」。

發表於 : **週二 4月 04, 2006 3:34 am**

Wensen,

Understand your goal. I think I should encourge the study like you did as I seldem saw people working in a such manner. Return to the base line, it is a kind of design process rather than a assembly process. I should give my appreciation to you on sharing your study with others and teach us more story behind it.

國內許多人裝了Leach low TIM 擴大機,不知道是不是都到他的網站看過它的說明.充分了解他的設計(甚至是回去翻書本查資料).如果去看過,就可能發現一些人的討論及修改建議.希望國內年輕的同好,能多多學習這種研究精神.

發表於 : **週三 2月 20, 2008 2:17 am**

呵呵.....................
我搞出來了FET雙差動快槍俠
:ale:

只是我不會上傳線路圖
:oops:

哪位大大能教我
畢竟電腦不是我哪手的
還是EMAIL給我與各位分享
twc0416@yahoo.com.tw

發表於 : **週六 3月 01, 2008 1:47 am**

圖不見了

發表於 : **週二 12月 16, 2008 11:19 am**

晚來好幾步...只剩肉包了 :bigcry:

AndAudio.com

「雙差動」與「全推挽」

「雙差動」與「全推挽」

JFET鑽石差動電路

Re: 「雙差動」與「全推挽」