1 頁 (共 1 頁)

請問如何直接從SPDIF解出MCK

文章發表於 : 週五 5月 31, 2002 10:12 pm
菜虫
請問有沒有辦法不用到接收IC(如8412) ,就能直接從SPDIF解出MCK的方法?

我想用在CD-ROM的數位輸出,作RE-CLOCK用 :aiya:

還是說這樣太麻煩,到不如直接用接收IC來的好 :keep:

文章發表於 : 週二 2月 21, 2006 10:13 am
r2b
同問

文章發表於 : 週一 2月 27, 2006 7:25 pm
abrahamkuo
需要PLL線路,去鎖n倍頻的spdif
PLL的IC就很多了,我也不知怎麼建議

文章發表於 : 週三 3月 01, 2006 5:09 am
9999
abrahamkuo 寫:需要PLL線路,去鎖n倍頻的spdif
PLL的IC就很多了,我也不知怎麼建議


我看了SPDIF的Spec,他把Data跟Clk做 "Biphase mark code",

雖然編碼法很簡單, 但是我怎樣也看不懂如何把Clock解出來的。

我要是沒弄錯,SPDIF是Bitrate會變動的protocol吧?

我覺得好神 :ale:

文章發表於 : 週六 3月 04, 2006 10:44 am
wenyue
9999 寫:
abrahamkuo 寫:需要PLL線路,去鎖n倍頻的spdif
PLL的IC就很多了,我也不知怎麼建議


我看了SPDIF的Spec,他把Data跟Clk做 "Biphase mark code",

雖然編碼法很簡單, 但是我怎樣也看不懂如何把Clock解出來的。

我要是沒弄錯,SPDIF是Bitrate會變動的protocol吧?

我覺得好神 :ale:


SPDIF 是以幾個UI 來區別!!
規格上是分別以 1UI ~ 3UI 來做資料的傳遞
所謂的 UI 即是指clock edge 的寬度
所以很多號稱 spdif redata 的....通當都是 :ho:

文章發表於 : 週六 3月 04, 2006 2:31 pm
abrahamkuo
9999 寫:
abrahamkuo 寫:需要PLL線路,去鎖n倍頻的spdif
PLL的IC就很多了,我也不知怎麼建議


我看了SPDIF的Spec,他把Data跟Clk做 "Biphase mark code",

雖然編碼法很簡單, 但是我怎樣也看不懂如何把Clock解出來的。

我要是沒弄錯,SPDIF是Bitrate會變動的protocol吧?

我覺得好神 :ale:

這種把clock找回來的電路,就叫作PLL
Phase lock loop,有興趣的話,打上google就有一堆
PLL主要有三部分,VCO, PD, loop filter
VCO是voltage controlled oscillator,根據loop filter的電壓高低振出頻率
PD是phase detector,偵測目前振出的頻率與鎖定目標的error
應用的範圍很廣,從手機到光碟機都有在用