1 頁 (共 1 頁)

關於spdif的reclock電路問題

文章發表於 : 週一 3月 29, 2010 11:01 am
zerx
http://www.diyzone.net/images2/USB0108SCH.pdf
看到了這個有付spdif的reclock電路
不過有一點不是很懂:
輸入到74hc74的時脈怎麼會是12mhz呢
這樣子spdif輸出的的時脈不就會等於12mhz的根嗎?
然後spdif的原始時脈就被忽略了?
以44.1K * 64 = 2.8224Mhz兩倍頻率來編碼=5.6448Mhz來說
怎麼算都不等於12mhz的根啊???

希望有高手能幫忙解釋一下
先向您說聲謝謝了

Re: 關於spdif的reclock電路問題

文章發表於 : 週一 3月 29, 2010 11:44 am
EvilHunter
因為DZ"參考"了阿仁錯的電路圖 所以不會動 :mad:

Re: 關於spdif的reclock電路問題

文章發表於 : 週一 3月 29, 2010 12:37 pm
lis29570
所以現在阿仁站上放的的USB Receiver電路圖也是錯的嗎?
看起來和dz的一樣阿

Re: 關於spdif的reclock電路問題

文章發表於 : 週一 3月 29, 2010 3:26 pm
EvilHunter
http://bbs.audiohall.net/viewtopic.php?p=84042#84042
好像CS8414照原本那樣接還可以動
DIR9001就不行

Re: 關於spdif的reclock電路問題

文章發表於 : 週一 3月 29, 2010 10:31 pm
zerx
謝謝您的解釋


錯的啊.... :mad: :mad: :mad: :mad:

Re: 關於spdif的reclock電路問題

文章發表於 : 週五 4月 02, 2010 2:38 pm
isas
這種線路需以特定倍數去做重新取樣
SPDIF一筆資料有32bit 從SPDIF的傳輸法來看需要用兩倍的頻率去傳
所以以44.1K的source為例
44.1K*64=2.8224M
就是說要reclock取樣率44.1K的資料
最低需以2.8224MHz的clock去重新取樣
要提高頻率的話一定要用倍數

a121

文章發表於 : 週一 4月 19, 2010 2:05 pm
wslqx073000
s, backed away, and raised its lid threateningly. In the uncertain light Rincewind thought he could see rows of enormous teeth, white as bleached beechwood."Hrun," he said quickly, "there's New Balance Shoes something I ought to tell you."Hrun turned a puzzled face to him."What?" he said."It's about numbers. Look, you know if you add seven and one, or three and five